Pengkakian Mikroprosesor Zilog Z80


Konfigurasi pin mikroprosesor Z80 diperlihatkan pada Gambar di bawah ini.

Pengkakian mikroprosesor Zilog Z80

A0 – A15. Bus Alamat (keluaran, aktif High, 3-state). A0 – A15 membentuk bus alamat 16-bit. Bus Alamat menyediakan alamat bagi pertukaran bus data memori (sampai 64Kbyte) dan bagi pertukaran divais I/O.

BUSACK#. Pemberitahuan Bus (keluaran, aktif Low). Pemberitahuan Bus menunjukkan pada divais yang meminta bahwa bus alamat CPU, dan sinyal kontrol MREQ#, IORQ#, RD#, dan  WR# telah memasuki keadaan impedansi tinggi (high-impedance). Sirkuit eksternal sekarang bisa mengontrol jalur-jalur tersebut.

BUSREQ#. Permintaan Bus (masukan, aktif Low). Permintaan Bus memiliki prioritas lebih tinggi dibandingkan dengan NMI# dan selalu dikenali di akhir siklus mesin yang sedang berjalan. BUSREQ# memaksa bus alamat CPU, bus data dan sinyal kontrol MREQ#, IORQ#, RD# dan WR# menuju keadaan impedansi tinggi sehingga divais lain bisa mengontrol jalur-jalur tersebut. BUSREQ# normalnya terhubung OR (wired-OR) dan memerlukan satu resistor pullup eksternal bagi aplikasi tersebut. Perluasan periode BUSREQ# karena operasi DMA yang luas bisa menjaga CPU dari penyegaran (refreshing) RAM dinamis yang benar.

D0 – D7. Bus Data (masukan/keluaran, aktif High, 3-state). D0 – D7 membuat sebuah bus data dua arah (bidirectional) 8-bit, yang digunakan untuk pertukaran data dengan memori dan I/O.

HALT#. Keadaan Berhenti (Halt) (output, aktif Low). HALT# menunjukkan bahwa CPU telah mengeksekusi perintah Halt dan sedang menunggu sebuah interupsi non-maskable atau maskable (dengan mask aktif) sebelum operasi bisa dilanjutkan kembali. Ketika terhenti, CPU mengeksekusi NOP untuk menjaga refresh memori.

INT#. Permintaan Interupsi (masukan, aktif Low). Permintaan Interupsi dihasilkan oleh divais I/O. CPU menerima sebuah interupsi di akhir instruksi yang sedang berjalan jika flip-flop pengaktif interupsi terkontrol software internal (IFF) diaktifkan. INT# normalnya dihubung OR dan memerlukan resistor pullup eksternal bagi aplikasi-aplikasi tersebut.

IORQ#. Permintaan Masukan/Keluaran (keluaran, aktif Low, 3-state). IORQ# menunjukkan bahwa setengah bus alamat rendah memegang sebuah alamat I/O yang sah bagi sebuah operasi penulisan atau pembacaan I/O. IORQ# juga dihasilkan secara bersamaan dengan M1# selama sebuah siklus pemberitahuan interupsi untuk menunjukkan bahwa sebuah vektor tanggapan interupsi bisa ditempatkan pada bus data.

M1#. Siklus Mesin (keluaran, aktif Low). M1#, bersama-sama dengan MREQ#, menunjukkan bahwa siklus mesin yang sedang berjalan adalah siklus pengambilan opcode dari sebuah eksekusi instruksi. M1#, bersama-sama dengan IORQ# menunjukkan bahwa siklus pemberitahuan interupsi.

MREQ#. Permintaan Memori (keluaran, aktif Low, 3-state). MREQ# menunjukkan bahwa bus alamat memegang alamat yang sah bagi operasi pembacaan memori atau penulisan memori.

NMI#. Interupsi Non-Maskable (masukan, terpicu ujung negatif). NMI# memiliki prioritas lebih tinggi dibandingkan dengan INT#. NMI# selalu dikenali di akhir instruksi yang sedang berjalan, tak tergantung dari status flipf-flop pengaktif interupsi (interrupt enable flip-flop), dan secara otomatis memaksa CPU untuk memulai kembali pada alamat 0066H.

RD#. Baca (keluaran, aktif Low, 3-state). RD# menunjukkan bahwa CPU ingin membaca data dari memori atau divais I/O. Divais I/O atau memori yang dialamati akan menggunakan sinyal ini untuk menempatkan data ke dalam bus data CPU.

RESET#. Reset (masukan, aktif Low). RESET# mengawali CPU sebagai berikut: me-reset flip-flop pengaktif interupsi, menghapus PC dan register I dan R, men-set status interupsi ke Mode 0. Selama waktu reset, bus alamat dan data berkondisi impendansi tinggi, dan semua sinyal keluaran kontrol menjadi tidak aktif. Catat bahwa RESET# harus aktif minimal selama tiga siklus clock penuh sebelum operasi reset lengkap.

RFSH#. Refresh (keluaran, aktif Low). RFSH#, bersama-sama dengan MREQ# menunjukkan tujuh bit bus alamat sistem terendah bisa digunakan sebagai alamat penyegaran ke memori dinamis sistem.

WAIT#. Tunggu (masukan, aktif Low). WAIT# menunjukkan pada CPU bahwa memori atau divais I/O yang dialamati tidak siap untuk sebuah pengiriman data. CPU selanjutnya memasuki sebuah keadaan tunggu selama sinyal tersebut aktif. Perluasan periode WAIT# bisa menjaga CPU dari penyegaran memori dinamis yang benar.

WR#. Tulis (keluaran, aktif Low, 3-state). WR# menunjukkan bahwa bus data CPU memegang data yang sah untuk disimpan pada lokasi memori atau I/O yang dialamati.

 

Baca juga:

  1. Mengenal Mikroprosesor Zilog Z80
  2. Arsitektur Mikroprosesor Zilog Z80
  3. Daftar Register Mikroprosesor Zilog Z80
  4. Interupsi Mikroprosesor Zilog Z80
  5. Instruksi dan Chip Pendukung Mikroprosesor Zilog Z80

(Tulisan diambil dari http://simpel.150m.com/)

6 thoughts on “Pengkakian Mikroprosesor Zilog Z80

Kantunkeun Balesan

Fill in your details below or click an icon to log in:

WordPress.com Logo

You are commenting using your WordPress.com account. Log Out / Robih )

Twitter picture

You are commenting using your Twitter account. Log Out / Robih )

Facebook photo

You are commenting using your Facebook account. Log Out / Robih )

Google+ photo

You are commenting using your Google+ account. Log Out / Robih )

Connecting to %s